1.1 Microfabricação

Como já é conhecimento prévio, sabe-se que há dois tipos de portadores num semicondutor: elétrons e lacunas, responsáveis pelo provimento de cargas negativas e positivos, respecitvamente. Embora as lacunas não sejam exatamente uma partícula, assim foram tratadas e os modelos baseados nessa premissa funcionam muito bem para explicar o comportamento dos semicondutores (Pierret 1996),(Streetman and Banerjee 2006).

Com base nesses dois portadores já foram estudados os diodos de junção PN, isto é, a junção de dois tipos de semicondutores: um dopado com excesso de portadores de carga positiva (P) e outro, de carga negativa (N). A dopagem do substrato de Silício (Si) do tipo P usual é feita com Boro (B) e a do tipo N, com Fósforo (P). Dessa forma, pode-se construir dispositivos em que os portadores majoritários sejam elétrons ou lacunas, dando origem, no caso dos mosfets aos: NMOS e aos PMOS. Os primeiros com correntes de elétrons e os últimos com correntes de lacunas.

1.1.1 NMOS

A seguir na Figura 1.1 pode-se ver o leiaute (arranjo físico) da construção de um NMOS e o seu símbolo de circuito. Essenscialmente, esse dispositivo é totalmente simétrico:a posição de dreno (D, do Inglês dreno) e fonte (S, do Inglês source) relativamente à porta (G, do Inglês porta) é idêntica, na tecnologia que está sendo usada³.

Figura 1.1: Leiaute para fabricação de um NMOS. (Baker 2010)

O quarto terminal chamado de corpo (B, do Inglês body) é um terminal parasita, por assim dizer. Ele existe dada à forma construtiva do dispositivo, formado pelo substrato tipo-p, ou poço-p, e precisará de atenção especial em diversas aplicações pois também é o responsável por boa parte do controle da corrente no dispositivo. Na maioria das aplicações, o corpo dos transistores estará ligado a um potencial fixo: ao menor potencial de circuito, no caso dos NMOS, e ao maior potencial de circuito, no caso dos PMOS. As razões para isso serão melhor esclarecidas na Seção 1.7.

Na figura, FOX é o óxido de campo (field oxide), responsável pelo isolamento elétrico entre dispositivos próximos ou, como mostrado na figura, da conexão de corpo das conexões de dreno e fonte.

Importante salientar que, apesar dos terminais de dreno e fonte estarem sinalizados no leiaute, eles serão de fato determinados pelas condições das tensões em cada um dos terminais. Lembrando que o dispositivo é simétrico, isto é, não há diferença construtiva entre dreno e fonte. O que não se refere ao terminal de corpo que, caso não esteja evidenciado de outra forma, estará sempre ligado ao menor potencial do circuito, no caso dos NMOS. Por exemplo, é comum que o símbolo de circuito, que também está na figura, seja desenhado com apenas três terminais já que o de corpo possui conexão definida.

Outra observação importante é a marcação das principais dimensões de um MOSFET: \(\boldsymbol{L}\) e \(\boldsymbol{W}\). Em que:

• \(\boldsymbol{L}\) é o comprimento do canal do transistor. Influencia diretamente na formação da corrente e, portanto, dos diversos parâmetros do transistor que serão apresentados. Em resumo, implica diretamente na impedância que os portadores que farão a travessia entre fonte e dreno encontrarão.

• \(\boldsymbol{W}\) é a largura do canal do transistor. Também influencia a formação de corrente e os parâmetros do transistor. Em resumo, modifica a área de canal disponível para o transporte de portadores entre fonte e dreno.

1.1.2 PMOS

Na Figura 1.2 está o leiaute de um PMOS e o seu símbolo de circuito. E, com esse leiaute em vista, podemos aqui já entender que serão sempre os portadores minoritários os responsáveis pela formação e controle da corrente. Isto é, aqueles que não são os portadores em maior quantidade é que tem o poder de desequilibrar as cargas, através de estímulo externo, para que a corrente possa se estabelecer. No caso dos NMOS, os elétrons são portadores minoritários no substrato p. Na Figura 1.2, as lacunas são os portadores minoritários no poço-n que é construído no substrato p para formar o corpo dos PMOS.

Figura 1.2: Leiaute para fabricação de um PMOS. (Baker 2010)

A criação desse poço-n é que permitiu a existência da tecnologia que dá nome ao capítulo: o Complementary de \(CMOS\) é por que ambos os dispositivos, complementares entre si, são fabricados juntos no mesmo die⁴. Os primeiros processos de fabricação de circuitos integrados que envolviam os transistores de efeito de campo eram apenas com dispositivos NMOS, visto que eles são naturalmente mais rápidos que os PMOS [(Streetman and Banerjee 2006),(Baker 2010). Não havia a tecnologia para produção do poço-n. Foi apenas em meados dos anos 70 que o processo \(CMOS\) apareceu (Kang, n.d.).

1.1.3 CMOS

Antes da técnica de fabricação do poço-n os dispositivos fabricados eram chamados apenas de MOS (Stepanenko 1982). Tecnologia MOS. E essa tecnologia veio principalmente para reduzir o consumo de potência nos circuitos digitais antes fabricados com a tecnologia bipolar. Houve sim, melhoras com a introdução dos disposisitvos MOS, mas a qualidade dos circuitos lógicos só aconteceu mesmo devido à tecnologia \(CMOS\) por que, em comparação com a tecnologia NMOS (Zuffo 1977) ela possuía:

• Menor consumo de potência.
• Melhor imunidade ao ruído.
• Maior faixa de tensão operacional.
• Maior confiabilidade operacional.

Houve tentativas de se usar transistores MOS em modo de depleção (Streetman and Banerjee 2006) para melhorar as características CC das portas lógicas, mas ainda com ganhos inferiores aos apresentados pela tecnologia \(CMOS\) [(Zuffo 1977),(Stepanenko 1982)]. Com a melhoria das técnicas de fabricação e a redução dos custos, a tecnologia \(CMOS\) tornou-se finalmente popular nos circuitos integrados digitais. A introdução do poço-n tornou possível a construção de ambos os dispositivos no mesmo circuito integrado e a popularização da tecnologia. Isso possibilitou a redução da quantidade de dispositivos para executar as mesmas funções e uma ainda maior utilização dos circuitos integrados digitais. E foi essa popularização e uso cada vez mais crescente dos circuitos digitais que tornou a tecnologia \(CMOS\) mais viável economicamente que a bipolar, ao longo dos anos.

Com esse barateamento da tecnologia, ela também passou a ser usada em circuitos analógicos e é onde começamos o estudo dos mosfets: os aspectos construtivos que irão nortear as análises dos circuitos analógicos que serão estudados. Na Figura 1.3 podemos ver um corte transversal de um inversor, uma porta digital NÃO, na tecnologia \(CMOS\). O esquema de circuito está na Figura 1.4.

Figura 1.3: Seção transversal de um inversor (Porta NÃO) CMOS. (Kang and Leblebici 2003)

Figura 1.4: Esquemático de um inversor (Porta NÃO) CMOS. (Weste and Harris 2011)

Os pontos mais importantes que precisamos deixar ressaltados nas Figuras 1.3 e 1.4 são:

• Os transistores na sua construção intrínseca não são Metal-Óxido-Semicondutor, mas Semicondutor-Óxido-Semicondutor. O Polissilício das portas, embora comporte-se como metal, principalmente após a dopagem que recebe para diminuir sua resistividade, não é um metal. É usado por ter características próximas de um metal e facilitar a existência de outros dispositivos e controle da tensão de limiar (Hastings 2006). É comum ainda a aplicação de Siliceto para diminuir ainda mais a resistência de contato na porta dos transistores. E, certamente haverá metal ligado a todos os terminais dos transistores, uma vez que as conexões externas serão todas em metal, mas o dispositivo em si não é construído com metal na porta.

• O óxido de campo mencionado anteriormente, nas tecnologias que usaremos, são o Dióxido de Silício (\(SiO_2\)). Observar que há duas aplicações grandes desse óxido para isolamento: um para a separação elétrica dos drenos, do NMOS e do PMOS, e outro para o isolamento entre dreno/fonte e a camada de metal que liga externamente o transistor.

• Nas tecnologias que usaremos o óxido de porta (gate oxide) também é o Dióxido de Silício, mas é feito a partir de outro subprocesso para garantir uma maior qualidade da porta, permitindo a estabilidade de importantes parâmetros, tais como a espessura do óxido e, por consequência, da capacitância intrínseca de porta por unidade de área.

• Embora muito pequeno o detalhe, na Figura 1.3 podemos perceber que a porta aparece como se estivesse “apoiada” no dreno e na fonte dos transistores. Isto é, existe um trespasso da porta sobre as regiões de dreno e fonte. Isso é proposital e é característica de processos chamados de alinhados pela porta (aligned gate). Isso é feito para que, durante o processo construtivo a porta esteja necessariamente sobre o canal do transistor. Caso uma ou ambas as regiões, dreno e fonte, estejam desalinhadas e a porta não chege até elas, a formação do canal pode não permitir que o dispositivo funcione, indpendendetemente das tensões nos seus terminais. Esse seria um defeito de fabricação muito sério.

• Esse trespasso será muito importante na determinação de parâmetros muito importantes para análise do funcionamento do MOSFET, entre eles, o comprimento efetivo de canal e as capacitâncias parasitas de dreno e fonte.

• Como o circuito é de uma porta digital, os potenciais envolvidos nesse circuito são terra e \(V_{DD}\). Eles são o menor e o maior potencial no circuito, respectivamente. O esquemático não mostra o terminal de corpo e, como mencionado anteriormente, pode-se ver na seção transversal: o terminal de corpo do NMOS conectado ao terra (menor potencial) e o terminal de corpo do PMOS conectado a \(V_{DD}\) (maior potencial). Os motivos para a conexão definida de corpo, terra ou \(V_{DD}\), serão detalhados na Seção 1.7.

1.1.4 Rótulo

Para as tecnologias CMOS de fabricação é comum usar uma referência aos tamanhos dos dispositivos. Quando falamos que determinado processador usa tecnologia de \(5\ nm\) isso equivale a dizer que a menor dimensão estatisticamente garantida na microfabricação tem esse tamanho. Como o objetivo é quase sempre ter-se a maior quantidade de funções embutidas num único chip, isso demanda que ele tenha transistores com o menor tamanho possível para que essas funções possam ser realizadas.

Assim, associa-se o rótulo ao comprimento do canal (\(L\)) dos transistores construídos com essa tecnologia.

Outro fato interessante é que:

Como dito, o rótulo é uma medida estatisticamente garantida, contudo não é o menor tamanho que se pode fabricar na tecnologia, de fato. O rótulo é, na verdade, duas vezes maior que o menor

Nesse livro, lidaremos com alguns rótulos cujos modelos de simulação são disponíveis gratuitamente. A listagem dos rótulos e dos modelos de simulação, bem como os elos para baixá-los está logo a seguir:

• \({\mathbf{45\ nm}}\): Nanoscale Integration and Modeling (NIMO) Group, Arizona State University (Cao 2012) (Baixar)
• \({\mathbf{50\ nm}}\): Modelo BSIM4 fornecido por R. Jacob Baker, CMOSEdu.com (Baker 2019) (Baixar)
• \({\mathbf{65\ nm}}\): Nanoscale Integration and Modeling (NIMO) Group, Arizona State University (Cao 2012) (Baixar)
• \({\mathbf{90\ nm}}\): Nanoscale Integration and Modeling (NIMO) Group, Arizona State University (Cao 2012) (Baixar)
• \({\mathbf{130\ nm}}\): Nanoscale Integration and Modeling (NIMO) Group, Arizona State University (Cao 2012) (Baixar)
• \({\mathbf{180\ nm}}\): Nanoscale Integration and Modeling (NIMO) Group, Arizona State University (Cao 2012) (Baixar)
• \({\mathbf{1\ \mu m}}\): Modelo BSIM4 fornecido por R. Jacob Baker, CMOSEdu.com (Baker 2019) (Baixar)
• \({\mathbf{2,\!5\ \mu m}}\): Academic Physical Design Kit CNM25 Edition, Institut de Microelectrònica de Barcelona (Graells 2020) (Baixar)

1.1.5 Termos comuns

Alguns termos comuns que frequentemente aparencem na literatura sobre a tecnologia \(CMOS\) e que estão ligados ao processo de microfabricação:

• wafer: pedaço muito fino de Silício cristalino (c-Si), com formato próximo a um círculo: há chanfros nas laterais para indicar o tipo de orientação cristalográfica. É a base para fabricação de circuitos integrados. Sua qualidade inicial atesta parte da qualidade final do chip além de fornecer resistência mecânica suficiente para a execução das diversas etapas de microfabricação.
• die: o pedaço de semicondutor após o processo de fabricação, que contenha o(s) circuito(s) que foram projetados, pronto para ir para encapsulamento.
• Bulk: termo usado para designar tecnologia de fabricação \(CMOS\) para processos ditos não submicron, isto é, que não sofrem dos efeitos da escala nanométrica. Há processos de fabricação⁵ que tem rótulo abaixo de \(1\ \mu m\), mas ainda assim se assemelham a processos de rótulo maior.
• SOI: do Inglês Silicon On Insulator, é um processo de fabricação que assemelha-se aos processos \(CMOS\) padrão, porém conta com uma camada de isolante entre o substrato (corpo) dos transistores e a base mecânica do wafer/die. O uso dessa camada ajuda a diminuir a corrente de fuga nos transistores, dentre várias outras razões. Essa corrente tornou-se muito significativa com o processo de miniaturização dos transistores. Os chamados efeitos submicron ou de escala nanométrica tomaram uma importância muito grande e esse, certamente foi um dos principais.
• High-K: indica processos em que o isolante da porta dos transistores não é mais o Dióxido de Silício, mas outro material com maior (High) constante dielétrica (K), isto é, apresentam maior permissividade elétrica que aquele material, para uma mesma espessura de isolante. O Dióxido de Silício sempre foi usado pois é possível, barato e rápido produzi-lo diretamente sobre o wafer de Silício nos processos de fabricação usuais. Contudo, com a miniaturização (menores rótulos), os dispositivos também tiveram a sua espessura de óxido caindo e, consequentemente, o campo elétrico para disrupção desse dielétrico de porta foi tornando-se cada vez menor. Para manter alguma proteção na porta do transistor, enquanto a espessura mantém-se compatível com o tamanho do dispositivo, outros materiais tais como o Óxido de Háfnio (HfO) passaram a ser usados já que apresentam maior constante dielétrica ou permissividade relativa que o Dióxido de Silício. De forma geral, tecnologias com rótulo igual ou menor que \(90\ nm\) já usam materiais desse tipo.
• MGK: do Inglês Metal Gate High-K, indicam processos que usam metais como material de porta e óxidos com constante dielétrica alta como isolante dessa porta.
• FinFET: no Inglês, fin significa nadadeira (como a dos peixes). É o formato aproximado dos MOSFETs usados nas tecnologias de rótulo muito pequeno, tais como as menores ou iguais a \(22\ nm\)

References

Baker, R. Jacob. 2010. CMOS: Circuit Design, Layout, and Simulation. 3rd ed. Wiley-IEEE Press.

Baker, R. 2019. CMOS Circuit Design, Layout, and Simulation. 4th ed. John Wiley & Sons. http://cmosedu.com/cmos1/book.htm.

Cao, Yu. 2012. “Predictive Technology Model.” Arizona State University; Nanoscale Integration; Modeling (NIMO) Group. http://ptm.asu.edu/.

Graells, Francesc Serra. 2020. “Academic Physical Design Kit: CNM25 Edition.” Institut de Microelectrònica de Barcelona. http://www.cnm.es/~pserra/apdk.

Hastings, Alan. 2006. The Art of Analog Layout. 2nd ed. Pearson Prentice Hall.

Kang, Sung Mo. n.d. “First-Hand:The at&T Bellmac-32 Microprocessor Development.” Engineering; Technology History Wiki. https://ethw.org/First-Hand:The_AT%26T_BELLMAC-32_Microprocessor_Development.

Kang, Sung-Mo (Steve), and Yusuf Leblebici. 2003. CMOS Digital Integrated Circuits: Analysis and Design. 3rd ed. USA: McGraw-Hill, Inc.

Pierret, Robert F. 1996. Semiconductor Device Fundamentals. Addison-Wesley Publishing Company.

Stepanenko, I. P. 1982. Fundamentos de Microelectrónica. Editorial Mir.

Streetman, Ben G., and Sanjay Kumar Banerjee. 2006. “Solid State Electronic Devices.”

Weste, Neil H. E., and David Money Harris. 2011. CMOS Vlsi Design: A Circuits and Systems Perspective. 4th ed. Addison-Wesley Publishing Company.

Zuffo, João Antônio. 1977. Circuitos Integrados Em Média Escala E Em Larga Escala. Editora Edgard Blücher Ltda.

---

3. Existem outros tipos de arranjo físico para os mosfets. Os chamados finfets, que compõem os processadores atuais tem uma outra forma de arranjo de porta, dreno e fonte, por exemplo.↩︎

4. die: o pedaço de semicondutor após o processo de fabricação, que contenha o(s) circuito(s) que foram projetados, pronto para ir para encapsulamento.↩︎

5. C5N da ON Semiconductors, por exemplo↩︎